华大电子系统及存储器架构人物如何申请专利
基于 ARM Cortex M0 的 32 位通用微存储器芯片 CIU32M010 和 CIU32M030，采用了哈佛结构，具有低中断延迟时间和低成本调试特性。它们以高集成度和增强的特性著称，适合于需要高性能和低功耗微控制器市场领域。预先定义的存储器映射和高达 4GB 的存储空间，为系统提供了灵活性和可扩展性。
CIU32M010 和 CIU32M030 器件采用了 32 位多层总线结构，这种结构使得系统中的多个主机和从机之间的并行通信成为可能。这个多层总线结构包括一个 AHB 互联矩阵、两个 AHB 总线以及两个 APB 总线。在下面，我们将详细说明 AHB 互联矩阵如何工作。
CIU32M010 和 CIU32M030 主系统由以下两部分构成：
• 二个驱动单元：
– CPU 内核系统总线（S-bus）
– DMA 总线
• 二个存储单元：
– 内部闪存存储器
– 内部 SRAM
此外，还有一个重要的组成部分，即系统总线，它连接着 CPU 内核与各高速外设模块，以及通过总线矩阵来协调内核与各高速部件间访问权限。
在整个架构中，AHR 外设通过总线矩阵与系统总线相连，同时还有 AHB 到 APB 桥（AHB2APB bridges-APB），它在 AHB 与 APB 总线间提供同步连接。当对 APB 寄存器进行访问时，无论是8位还是16位，都会被自动转换为32位的宽度，以配合AHR广泛使用的一致数据传输标准。此桥梁还能够自动将16位或8位数据扩展到满足需求，并且确保所有操作都能保持一致性的处理速度。
