华大电子系统及存储器架构个人专利查询免费入口
基于ARM Cortex M0的CIU32M010、CIU32M030微存储器芯片，以哈佛结构设计，具备低中断延迟时间和低成本调试特性。这些特点使得它在需要高性能和低功耗的市场领域中显得尤为合适。预先定义的存储器映射以及最高可达4GB的存储空间，确保了系统的灵活性和可扩展性。
系统架构
CIU32M010、CIU32M030芯片采用了多层总线结构，这种结构支持多个主机和从机之间并行通信。多层总线包括一个AHB互联矩阵、两个AHB总线及两个APB总线。下面将详细介绍AHB互联矩阵如何进行交叉连接。
主系统由两部分组成：
2个驱动单元：
CPU内核系统总线(S-bus)
DMA总线
2个存储单元：
内部闪存存储器
内部SRAM
此外，还有一个重要组成部分，即系统总线，它连接CPU内核与外设，并通过总线矩阵协调各高速部件间访问权限。
总线矩阵(Bus Matrix)
总线矩阵管理着内核与外设模块之间访问仲裁。
主模块与从模块通过AHB外设相连。
AHB到APB桥(AHB2APB bridges-APB)提供同步连接。
当对APB寄存器进行8位或16位访问时，该操作会自动转换为32位宽度；桥会自动将8位或16位数据扩展以配合32位宽度。
